【重磅】摩爾定律死亡？權威報告：2021年芯片只能向3D轉型

報告認為，2012年后半導體廠(chǎng)商將面積縮小、放下更多晶體管的做法已經(jīng)在經(jīng)濟上不劃算，此后，半導體廠(chǎng)商將關(guān)注3D芯片等其他新的技術(shù)增強計算力。

【編者按】本文由新智元編譯，來(lái)源：IEEE Spectrum，編譯：張冬君、聞菲

國際半導體技術(shù)發(fā)展路線(xiàn)圖（International Technology Roadmap for Semiconductors，ITRS）最新發(fā)布報告指出，半導體體積到2021年將不再縮小。報告認為，屆時(shí)半導體廠(chǎng)商將面積縮小、放下更多晶體管的做法已經(jīng)在經(jīng)濟上不劃算，此后，半導體廠(chǎng)商將關(guān)注3D芯片等其他新的技術(shù)增強計算力。不過(guò)，該報告發(fā)布并非意味著(zhù)“摩爾定律”將在5年內死亡——通過(guò)使用3D堆疊等新的技術(shù)，短期內芯片的晶體管密度將繼續提高。同時(shí)，也有外媒指出，該報告畢竟是“路線(xiàn)圖”，而非“發(fā)展規劃”，因此對其結論也應持謹慎態(tài)度。但有一點(diǎn)可以確定，與以往首先改善硬件，軟件隨后跟上的趨勢不同，以后半導體行業(yè)的發(fā)展將會(huì )呈現以軟件為主導的軟硬結合新思路：先看手機、物聯(lián)網(wǎng)設備及數據中心等軟件的需求，再回過(guò)頭來(lái)決定支持這些軟件和應用需要怎樣的處理能力，并由此規劃硬件的設計。

本月早些時(shí)候公布的“2015年半導體國際技術(shù)路線(xiàn)圖”（ITRS）顯示，經(jīng)過(guò)50多年的微型化，晶體管的尺寸可能將在五年后停止縮減。

該報告預測，在2021年后，繼續縮小微處理器中晶體管的尺寸，對公司而言在經(jīng)濟上不可取。相反，芯片制造商將用其他方法增大晶體管密度，即將晶體管從水平結構，轉變?yōu)榇怪苯Y構并建造多層電路。

一些人認為，這一變化相當于是宣布摩爾定律的終結。雪上加霜的是，這是最后一份ITRS路線(xiàn)圖。

ITRS由美國發(fā)起，而后擴展到全球，已有20年的歷史，現在卻走到了終點(diǎn)。

1971年到2016年，全球半導體行業(yè)根據摩爾定律，在電路板上容納的晶體管數量

半導體特性不再由半導體公司決定

因為行業(yè)參與度的減少以及打算著(zhù)手其他項目，美國半導體行業(yè)協(xié)會(huì )（SIA）——美國的一個(gè)貿易集團，代表IBM、英特爾以及華盛頓其他公司的利益，是ITRS的主辦方之一——將離開(kāi)ITRS，與半導體研究公司（SRC）合作，參與政府和行業(yè)支持的重點(diǎn)研究項目。

ITRS的其他參與者將以新的名義繼續制定路線(xiàn)圖 ITRS 2.0，并將其作為IEEE計劃“Rebooting Computing”的一部分。

ITRS的轉變似乎只是微小的行政變動(dòng)。但是，VLSL公司的分析員Dan Hutcheson表示，這是行業(yè)的大地震。20世紀90年代早期，為了制定路線(xiàn)圖，美國的半導體公司進(jìn)行合作、確定共同需求，最終于1998年成立了ITRS。Hutcheson說(shuō)，供應商很難知道半導體公司需要什么，因此，芯片公司就要集體制定優(yōu)先次序以便充分利用有限的研發(fā)資金。

然而，按照摩爾定律的規律發(fā)展，給各個(gè)公司帶來(lái)困難和大的開(kāi)支，導致行業(yè)內出現重大整合。據Hutcheson統計，2001年有19家公司開(kāi)發(fā)、制造裝有先進(jìn)晶體管的邏輯芯片。而今天，只有4家公司：英特爾、三星、臺積電和GlobalFoundries（此前，IBM也屬于這一行列，只是近期將其芯片制造廠(chǎng)賣(mài)給了GlobalFoundries）。

Hutcheson表示，這些公司有自己的路線(xiàn)圖，可以直接與自己的設備和材料供應商交流。此外，它們之間的競爭十分激烈。

“這個(gè)行業(yè)已經(jīng)變了，”ITRS的主席Paolo Gargini說(shuō)，但是他還強調了其他的轉變。不再自己制造尖端芯片的半導體公司，靠的是工廠(chǎng)為其芯片提供先進(jìn)技術(shù)。Gargini還說(shuō)，芯片購買(mǎi)方和設計方，如蘋(píng)果、谷歌和高通，越來(lái)越能決定未來(lái)芯片的要求。

“以前，是半導體公司決定半導體的特性，而現在的情況完全不同。”

ITRS 2.0：摩爾定律并沒(méi)有死亡

最新的這份ITRS報告的命名是ITRS 2.0。這一名稱(chēng)反映了計算的改進(jìn)不再是來(lái)自自下而上的推動(dòng)——使用更小的交換機和密度更大、速度更快的內存。相反，現在更多的是依靠自上而下的方法，注重能促進(jìn)芯片設計的各種應用，如數據中心、物聯(lián)網(wǎng)和移動(dòng)設備。

實(shí)際上，在2014年4月，ITRS 委員會(huì )便宣布，他們決定重組 “ITRS 路線(xiàn)圖”，以適應半導體行業(yè)不斷發(fā)展的需求。新的 ITRS 2.0 將聚焦 7 大主題：

系統集成：關(guān)注如何從設計上在計算機體系架構中整合異構模塊

系統外連接：關(guān)注無(wú)線(xiàn)技術(shù)

異構集成：如何將不同技術(shù)集成為一體

異構組件：MEMS、傳感器等其他系統設備

非 CMOS 結構：自旋電子學(xué)、憶阻器以及其他不是基于 CMOS 的設備

摩爾定律升級（More Moore）：繼續關(guān)注 CMOS 元件縮小

工場(chǎng)集成：關(guān)注新的半導體生產(chǎn)工具和工藝

這次新發(fā)布的報告，就屬于“摩爾定律升級”研究組的成果。

根據最近的新聞報道，新的IEEE路線(xiàn)圖——International Roadmap for Devices and Systems——也將使用這種方法，但是會(huì )增加計算機體系結構，允許“一個(gè)全面的、端到端的計算生態(tài)系統視圖，包括設備、組件、系統、體系結構和軟件”。

對比2013年報告與2015年報告可以發(fā)現，半導體體積將在2021年迎來(lái)巨變

2014年，上一份 ITRS 報告預測，晶體管微型化仍是長(cháng)期趨勢。該報告預測，至少在2028年前，晶體管的柵極長(cháng)度——電流必須在晶體管流過(guò)的距離——以及其他重要邏輯芯片的尺寸將繼續縮小。

可是，自2014年以來(lái)，三維架構的概念發(fā)展越來(lái)越快。內存產(chǎn)業(yè)已經(jīng)轉向了三維架構，以減輕微型化的壓力和提高NAND Flash的容量。單片三維集成——建造多層設備，層層疊加，彼此用密集的電線(xiàn)相連——也成為越來(lái)越受歡迎的討論主題。

新的報告包括了這些趨勢，預測了傳統芯片尺寸縮小的趨勢將于本世紀20年代初終結。但是，摩爾定律終結這個(gè)觀(guān)點(diǎn)是“完全錯誤的”。

Gargini 說(shuō)，“媒體想出了各種方式來(lái)解釋摩爾定律，但是，摩爾定律只有一個(gè)定義：晶體管的數量每?jì)赡暝黾右槐丁?rdquo; 他強調：摩爾定律只是簡(jiǎn)單地預測，給定的一個(gè)集成電路區域能容納多少晶體管，而不管是在單層的還是多層的芯片。

如果有哪一家公司愿意，它在2020年后也可以繼續縮小晶體管的尺寸，只不過(guò)使用三維芯片要更劃算——這就是報告想傳達的信息。

換句話(huà)說(shuō)，通過(guò)使用3D堆疊等新的技術(shù)，短期內芯片的晶體管密度將繼續提高。這也是 ITRS 2.0 “持續關(guān)注CMOS 元件縮小”的原因。

物聯(lián)網(wǎng)時(shí)代的到來(lái)，將產(chǎn)生數以百億計的連接設備，每臺設備都需要相應的芯片。而且，不同于PC和手機，很多物聯(lián)網(wǎng)終端不需要太強的本地計算能力，半導體廠(chǎng)商并不需要繼續突破硬件的物理極限，他們面前已經(jīng)出現了新的市場(chǎng)和趨勢——軟件與硬件的結合越發(fā)緊密。

在這種新常態(tài)下，云計算、軟件，以及全新的計算架構將成為未來(lái)計算技術(shù)進(jìn)步的關(guān)鍵。

與以往首先改善硬件，軟件隨后跟上的趨勢不同，以后半導體行業(yè)的發(fā)展將會(huì )呈現以軟件為主導的軟硬結合新思路：先看手機、物聯(lián)網(wǎng)設備及數據中心等軟件的需求，再回過(guò)頭來(lái)決定支持這些軟件和應用需要怎樣的處理能力，并由此規劃硬件的設計。

未來(lái)半導體發(fā)展

同時(shí)發(fā)生的還有其他的變化。

ITRS預測，幾年過(guò)后，在使用三維集成之前，前沿芯片公司將放棄現在用于高性能芯片中的晶體管結構：鰭式場(chǎng)效應晶體管FinFET（見(jiàn)上圖）。

在FinFET的架構中，柵門(mén)成類(lèi)似魚(yú)鰭的叉狀3D架構，可于電路的兩側控制電路的接通與斷開(kāi)。據這次的路線(xiàn)圖顯示，芯片制造商將會(huì )放棄FinFET，選擇另一種晶體管——具有橫向環(huán)繞柵極，有與FinFET類(lèi)似的水平通道，但是被一個(gè)向下延伸的柵極包圍（見(jiàn)下圖）。

在那之后，晶體管將變?yōu)榇怪奔軜?，通道將采用支柱的形狀，或是納米線(xiàn)豎立著(zhù)。

傳統硅通道也將被其他材質(zhì)的通道取代，即硅鍺、鍺、來(lái)自元素周期表第III和V列元素組成的化合物。

這些變化將使得芯片廠(chǎng)商能在同樣大的區域裝下更多的晶體管，這也就遵守了摩爾定律。

報告指出，半導體行業(yè)在短期（2015 年到2022年）和長(cháng)期（2023年到2030年）所分別面臨的挑戰將是：

短期

硅基CMOS尺寸縮小

高遷移率溝道材料的實(shí)現

DRAM 和 SRAM尺寸縮小

高密度非易失存儲尺寸縮小

材料，制程、結構變化及新的應用的可靠性

長(cháng)期

先進(jìn)多柵結構的實(shí)現

新存儲結構的研發(fā)與實(shí)現

新器件、結構和材料的可靠性

功耗下降

多種功能的集成

但是，遵循摩爾定律的精神——計算性能穩定增長(cháng)——則是另外一回事。

2015年，IEEE計算機協(xié)會(huì )主席和IEEE重啟計算項目的聯(lián)合領(lǐng)導人Tom Conte表示，晶體管密度增加一倍，有時(shí)并不等同于計算性能提高。

長(cháng)期以來(lái)，晶體管尺寸縮小意味著(zhù)速度更快。然而Conte說(shuō)，在上世紀90年代中期，晶體管數量越來(lái)越多，但由此導致的能耗也越來(lái)越大，反而導致計算速度延遲，于是工程師重新設計的芯片的微體系結構來(lái)提高性能。十年過(guò)后，晶體管的密度已經(jīng)非常大了，逼近極限。芯片廠(chǎng)商不得不在電路板上封裝多核芯片以維持情況，這也是IEEE提出新路線(xiàn)圖的原因。

最后，記得關(guān)注微信公眾號：鎂客網(wǎng)（im2maker），更多干貨在等你！