對話(huà)「Chiplet標準發(fā)起人」郝沁汾：Chiplet推動(dòng)EDA廠(chǎng)商變局加速

Chiplet時(shí)代，中國EDA和封測標準制訂工作將在今年啟動(dòng)。

EDA被譽(yù)為“芯片之母”，是我國“卡脖子”關(guān)鍵技術(shù)之一。Chiplet小芯片時(shí)代，面對國外禁令下的EDA工具，中國廠(chǎng)商將何去何從？面臨哪些挑戰和機遇？

日前，工業(yè)和信息化部、國資委等國家有關(guān)部門(mén)相繼發(fā)文，打造原創(chuàng )技術(shù)策源地，高質(zhì)量推進(jìn)關(guān)鍵核心技術(shù)攻關(guān)，加大對集成電路等關(guān)鍵領(lǐng)域科技投入。在“卡脖子”關(guān)鍵核心技術(shù)攻關(guān)上不斷實(shí)現新突破。此前的2月13日，由中國電子工業(yè)標準化技術(shù)協(xié)會(huì )審訂，首個(gè)由中國企業(yè)和專(zhuān)家主導制訂的Chiplet技術(shù)標準《小芯片接口總線(xiàn)技術(shù)要求》（T/CESA 1248-2023）正式實(shí)施。

記者近日采訪(fǎng)了：中國Chiplet標準的主要發(fā)起人和起草人，中科院計算所研究員、中國計算機互連技術(shù)聯(lián)盟（CCITA）秘書(shū)長(cháng)、無(wú)錫芯光互連技術(shù)研究院院長(cháng)郝沁汾，國內領(lǐng)先的系統級驗證EDA廠(chǎng)商芯華章，全頻域物理場(chǎng)仿真EDA廠(chǎng)商芯瑞微，自研EDA、在DPU框架中采用Chiplet技術(shù)的芯啟源等，面對國內外時(shí)局，中國EDA廠(chǎng)商是否準備好了？

1、從Chiplet標準到EDA工具的突破一步

“芯片制造業(yè)的發(fā)展留給先進(jìn)制程的時(shí)間不多，進(jìn)入3nm、2nm后，摩爾定律難以為繼的現象也越來(lái)越鮮明，中國Chiplet標準的發(fā)布實(shí)施正是在這樣的背景下，希望能在Chiplet標準技術(shù)驗證和應用研討、Chiplet技術(shù)合作、Chiplet技術(shù)平臺生態(tài)共建等領(lǐng)域，發(fā)揮中國芯片產(chǎn)業(yè)界的各自?xún)?yōu)勢，促進(jìn)技術(shù)合作。”郝沁汾向鎂客網(wǎng)表示。

圖 | 中科院計算所研究員、中國計算機互連技術(shù)聯(lián)盟（CCITA）秘書(shū)長(cháng)、無(wú)錫芯光互連技術(shù)研究院院長(cháng)郝沁汾

隨著(zhù)全球芯片產(chǎn)業(yè)先進(jìn)制程的放緩，芯片廠(chǎng)商也對先進(jìn)制程的推進(jìn)越來(lái)越吃力，目前只有英特爾、三星等幾家大廠(chǎng)，還在這個(gè)賽道“堆錢(qián)”，大部分廠(chǎng)商已事實(shí)上退出了先進(jìn)制程的競爭。與此同時(shí)，英特爾躉擁芯片制程接近1nm，逼近物理極限的時(shí)候，又卷起了一項新的賽道。2022年3月，英特爾再次當起Chiplet小芯片的“帶頭大哥”，成立了UCle聯(lián)盟（Universal Chiplet Interconnect Express，小芯片聯(lián)盟），并推出了小芯片通用互連協(xié)議。

郝沁汾說(shuō)，“我們提出中國Chiplet接口標準，是為中國集成電路產(chǎn)業(yè)發(fā)展在后摩爾時(shí)代求生存、求發(fā)展做一些基礎工作。UCle標準和中國Chiplet技術(shù)標準相繼發(fā)布是一件挺巧合的事情，可見(jiàn)大家的判斷還是一致的，先進(jìn)制程的停滯必定要激發(fā)出破局的新技術(shù)。”

Chiplet技術(shù)未來(lái)對半導體產(chǎn)業(yè)鏈將帶來(lái)的巨大變革，在行業(yè)內形成共識。但作為一個(gè)多年前就被提出的技術(shù)概念，業(yè)界對于Chiplet的認知還有一些不足，尤其是Chiplet和EDA的緊耦合，又將帶來(lái)哪些化學(xué)反應？

一直以來(lái)，摩爾定律像一盞燈塔推動(dòng)著(zhù)半導體業(yè)進(jìn)步。1999年至2020年前后，從胡正明教授提出FinFET（鰭式場(chǎng)效晶體管），將半導體制程帶入新境界，再到Marvell創(chuàng )始人之一周秀文博士的Mochi（模塊化芯片）理念，大多數廠(chǎng)商對摩爾定律逐漸失效已經(jīng)有了危機感和緊迫感，通過(guò)Chiplet技術(shù)延續摩爾定律，以期接近目標制程的效果，這成了幾乎所有芯片廠(chǎng)商都在關(guān)注的事情。

此外，西方國家對中國芯片的封堵管制愈發(fā)嚴苛。目前中國的集成電路設計高度依賴(lài)歐美系EDA工具，一旦歐美斷供EDA工具，中國依賴(lài)高端芯片的相關(guān)制造業(yè)將舉步維艱，中國經(jīng)濟將蒙受難以估算的巨大損失。國產(chǎn)EDA模擬全流程系統目前已能夠支持28nm及以上的成熟工藝。EDA工具不全成為中國EDA行業(yè)的另一個(gè)問(wèn)題。

由于缺乏頭部Foundry合作，中國本土EDA工具難以匹配目前最先進(jìn)的工藝，其EDA工具對先進(jìn)工藝的支持不夠，這導致國產(chǎn)EDA工具在高端芯片領(lǐng)域幾乎沒(méi)有份額。這也導致國內EDA生態(tài)整體比國外落后。

針對上述問(wèn)題，對于國內芯片廠(chǎng)商來(lái)說(shuō)，通過(guò)Chiplet技術(shù)實(shí)現EDA工具換道追趕，是關(guān)乎長(cháng)足發(fā)展的戰略決策。

2、Chiplet技術(shù)域下EDA工具的諸多挑戰

在進(jìn)入后摩爾時(shí)代前，因為算力不斷提升等需求驅動(dòng)著(zhù)系統級芯片設計愈加復雜、制程工藝不斷縮小，以EDA為代表的設計工具所面臨的要求也越來(lái)越高。

芯華章表示，為了能夠將產(chǎn)品盡快推向市場(chǎng)，研發(fā)團隊一方面追求芯片驗證的完整性和驗證效率，另一方面又不斷壓縮本就壓力巨大的應用創(chuàng )新周期。與此同時(shí)在后摩爾時(shí)代，出于對客戶(hù)體驗等因素的考慮，越來(lái)越多的企業(yè)選擇自行設計芯片，設計目的從設計更快的芯片，轉變?yōu)樵O計更符合系統應用創(chuàng )新需求的芯片，這無(wú)疑提升了EDA工具研發(fā)的復雜度……

Chiplet的場(chǎng)景應用，更是為EDA工具的演進(jìn)帶來(lái)壓力和挑戰。“特別是在驗證技術(shù)和工具方面，實(shí)際上已經(jīng)成為Chiplet發(fā)展的瓶頸之一。”芯華章對鎂客網(wǎng)說(shuō)道。

事實(shí)上，Chiplet帶來(lái)的是對過(guò)往傳統芯片設計方法學(xué)的顛覆，最為直接的體現就是要提前引入仿真驗證環(huán)節。

芯瑞微執行副總裁徐剛表示：“每一個(gè)模塊的RTL設計都會(huì )進(jìn)行迭代，在采用Chiplet架構時(shí)，每一個(gè)迭代版本都必須去仿真互連方案，確認是否能夠滿(mǎn)足要求。若是待到每個(gè)模塊已經(jīng)分發(fā)出去且達到sign-off標準后才堆疊在一起做互連方案，這個(gè)芯片項目大概率就失敗了。”

這其中也涉及到多個(gè)場(chǎng)景仿真耦合問(wèn)題，講究協(xié)同工作。比如模塊與模塊之間信號完整性與電源完整性的仿真，就需要綜合考慮電、熱、應力、空氣流體等多重因素，且這些因素并不是單獨存在，而是環(huán)環(huán)相扣，體現了協(xié)同的重要性。

“電會(huì )帶來(lái)熱，熱會(huì )帶來(lái)應力，同時(shí)環(huán)境中又有空氣流場(chǎng)，仿真軟件必須把整個(gè)環(huán)境中所有存在的因素都考慮進(jìn)去，一起導入到軟件中進(jìn)行建模，接著(zhù)去做解析，這樣才能得到最準確的結果。”

細化到具體的散熱問(wèn)題，用芯瑞微產(chǎn)品總監賴(lài)誠的話(huà)來(lái)講，EDA本身的主要任務(wù)流程并沒(méi)有發(fā)生改變，依舊是做結構前處理后，再去基于物理場(chǎng)方程去進(jìn)行求解，最后把仿真結果呈現給客戶(hù)看，Chiplet帶來(lái)的變化在于以更為復雜的結構和材料去影響EDA軟件。

“傳統芯片架構并沒(méi)有那么復雜，熱源也沒(méi)有那么多，處理散熱問(wèn)題多是平均化處理，”賴(lài)誠說(shuō)到，“進(jìn)入Chiplet之后，涉及到跨尺度的問(wèn)題，就需要基于軟件用一些特定方法去分項定義復雜結構中的幾何表征和材料表征。”

簡(jiǎn)單來(lái)說(shuō)，比如對熱源的處理，過(guò)往封裝過(guò)程中可以將其分散鋪開(kāi)，避免某處過(guò)熱即可，而在Chiplet時(shí)代，考慮到每個(gè)模塊，以及模塊與模塊連接之后發(fā)熱特性的不同，就需要一個(gè)能夠跨物理尺度的精準模型來(lái)應對。

“仿真軟件需要把每一個(gè)場(chǎng)景的因素都考慮進(jìn)去，如果沒(méi)有耦合仿真，就必須每一個(gè)場(chǎng)串行地獨立進(jìn)行仿真，過(guò)程中不停來(lái)回迭代，而基于耦合仿真，就可以實(shí)現多場(chǎng)并行仿真，從而更快得到仿真結果。”徐剛表示。

以上僅僅是Chiplet環(huán)境下EDA所面臨挑戰的一角，但已經(jīng)能夠想象到所要處理的數據之大。

基于這一點(diǎn)，芯啟源也指出，Chiplet環(huán)境下芯片總設計規模高達500億個(gè)晶體管，這需要EDA工具支持超大設計規模，對仿真加速器的可擴展規模及FPGA利用率提出了更高要求；同時(shí)需要EDA廠(chǎng)商提供中立安全的驗證平臺，以虛擬集成來(lái)自多個(gè)供應商的異構Chiplet設計，并在一個(gè)開(kāi)放和安全的平臺上驗證它們等等。

此外，作為一個(gè)近年獲得廣泛關(guān)注的新賽道來(lái)說(shuō)，Chiplet對于EDA而言還是一個(gè)“新產(chǎn)物”，工作過(guò)程中基本無(wú)經(jīng)驗可循，比如封裝后內部模塊間互連線(xiàn)出現問(wèn)題怎么辦？芯片設計采用Chiplet技術(shù)是該遵循上游EDA工具驗證標準還是下游封裝廠(chǎng)標準……這些都是問(wèn)題。

3、Chiplet帶給EDA廠(chǎng)商是彎道加速而不是超車(chē)

有在Marvell工作過(guò)的業(yè)內人士稱(chēng)，周秀文博士當年提出Mochi概念的緣由，主要是為了解決IP重用的問(wèn)題。彼時(shí)Marvell雖然有著(zhù)不同市場(chǎng)的客戶(hù)，但在技術(shù)端是存在許多共通的，因此想著(zhù)不如把共用的IP模塊化處理，想要哪個(gè)功能就可以直接拿來(lái)拼裝即可。

回顧至今火熱的Chiplet技術(shù)潮，最終的源頭卻并不是IP重用，而是摩爾定律即將失效背景下對于芯片算力、成本的考量。

只不過(guò)需要注意，并不是所有芯片都適用于Chiplet技術(shù)，如若使用不當，反倒會(huì )帶來(lái)麻煩。

針對這一點(diǎn)，郝沁汾提出了兩點(diǎn)參考，分別是良率和架構靈活性，兩者有其一即可采用Chiplet技術(shù)。

比如良率，“如果對于良率提升并沒(méi)有起到有效的作用，甚至強行將大芯片拆小會(huì )帶來(lái)不必要的麻煩。”在這一點(diǎn)上，大算力芯片是Chiplet眼下最為合適的落地場(chǎng)景。而事實(shí)上，這也是當下芯片大廠(chǎng)正在攻破的方向，比如服務(wù)器芯片、汽車(chē)芯片等等。

至于對架構靈活性的追求，也正是延續了彼時(shí)周秀文博士提出Mochi概念的“初心”，讓芯片設計公司不必再去針對每個(gè)場(chǎng)景做定制化芯片，只需將某些場(chǎng)景特定需求功能模塊與共性模塊進(jìn)行互連封裝即可，在降低芯片設計成本的同時(shí)，又能夠做到靈活應對以適應不同場(chǎng)景發(fā)展的需求。

而對比國際、國內半導體環(huán)境，隨著(zhù)西方技術(shù)封鎖的不斷加強，后者對于Chiplet帶來(lái)的技術(shù)變革更為渴求，在一些論壇峰會(huì )、新聞報道中，關(guān)于“Chiplet將助力國產(chǎn)芯片彎道超車(chē)”的相關(guān)言論也是不少的。一位多年從事EDA的專(zhuān)家說(shuō)，美國半導體技術(shù)目前領(lǐng)先中國大陸兩代。Chiplet真的能夠帶來(lái)的是彎道加速，而無(wú)法超車(chē)。我們只能縮短與西方大廠(chǎng)的技術(shù)距離，而短期還無(wú)法超越。

進(jìn)一步解釋?zhuān)?strong>如果是追求芯片算力與性能，通過(guò)Chiplet技術(shù)的確能夠做到性能超越，比如蘋(píng)果M1 Ultra，它由兩塊M1 Max拼接而成，在相同制程工藝的前提下，前者的性能實(shí)現了翻倍。但回到現實(shí)場(chǎng)景，這里忽視了兩點(diǎn)情況。

首先是功耗問(wèn)題，依舊以M1 Ultra、M1 Max為例，官方數據顯示，他們的峰值功耗分別為215W和60W。依據這一對比，相同制程芯片堆疊前與堆疊后尚存在如此大的功耗差，如果使用14nm制程工藝加上Chiplet技術(shù)，即便在性能上與英偉達等旗下7nm制程產(chǎn)品拼一拼，面積和功耗卻也是一大問(wèn)題。

其次是制程工藝，因為大環(huán)境受限，“我們可以用成熟制程去做堆疊以在性能側追趕先進(jìn)制程芯片，但別人也可以用先進(jìn)制程做堆疊，實(shí)現更高的性能。”徐剛表示，“所以按照這一情況，我們與國外的差距是會(huì )一直存在的，我們能做的只有盡量去縮小差距，而不至于被落下太遠。”

4、Chiplet2.0將有屬于自己的EDA工具

郝沁汾說(shuō)，西方國家集成電路技術(shù)探索也是走過(guò)漫長(cháng)的道路，對我國來(lái)說(shuō)，該走的路還是要走，只是中途存在一些策略性回避或迂回，但談不上彎道超車(chē)。該吃的苦頭也還是要吃，只是在一些特殊的機遇和節點(diǎn)，比如在Chiplet技術(shù)中，我國芯片的產(chǎn)業(yè)可以實(shí)現整體的加速，這對趕上西方的先進(jìn)技術(shù)是有積極意義的。

今年，中國計算機互連技術(shù)聯(lián)盟CCITA將牽頭組織聯(lián)盟企業(yè)成員進(jìn)行EDA和封測的標準制訂。或許在未來(lái)，Chiplet2.0將有屬于自己的EDA工具。如果，芯片間的互連接口擁有統一的標準，那么不僅在設計上可以節約過(guò)去由于不同接口的互連需要，所耗費的大量人工、時(shí)間成本，更能減少片與片間在信息傳輸上的損耗。

我們知道，在過(guò)去的芯片設計中，往往采用“One-2-One”的模式逐一完成芯片的設計工作，但在Chiplet模式下，可能需要同時(shí)對于多個(gè)Chiplets進(jìn)行布局和驗證，這對于IC設計團隊和封裝設計人員來(lái)說(shuō)都是不可忽視的難題。在這種情況下，擴展以支持多個(gè)Chiplet的EDA的工具和方法對于項目的成敗變得舉足輕重。

隨著(zhù)Chiplet時(shí)代的到來(lái)，設計人員不再需要直接通過(guò)IP供應商購買(mǎi)單獨的IP，他們只需在EDA軟件的資源庫內選用滿(mǎn)足整體芯片架構的、即插即用的Chiplets即可。這意味著(zhù)設計師無(wú)需考慮其不同的工藝節點(diǎn)或技術(shù)（如模擬、數字或混合信號），可以專(zhuān)注于設計所帶來(lái)的功能實(shí)現和價(jià)值提升。

最后，記得關(guān)注微信公眾號：鎂客網(wǎng)（im2maker），更多干貨在等你！