臺積電發(fā)布基于7nm工藝自研小芯片This，主頻高達4.2GHz

這款芯片是為高性能計算平臺而設計的。

一直以來(lái)，7nm對臺積電來(lái)說(shuō)都是意義重大，因這一工藝水平不僅是它遠遠將競爭者遠遠甩在身后的關(guān)鍵點(diǎn)，也一度讓其賺得盆滿(mǎn)缽滿(mǎn)。為了延續這樣的優(yōu)勢，臺積電最近宣布了基于7nm工藝的芯片成果，以表達其對于芯片設計封裝的新想法。

據悉，在VLSI Symposium（超大規模集成電路研討會(huì )）期間，臺積電展示了自己設計的一顆小芯片（chiplet）This，以展現其用先進(jìn)互連和封裝技術(shù)對當下超大規模芯片功耗和性能挑戰的優(yōu)化。

該芯片采用了一種雙芯片設計，這種技術(shù)可以通過(guò)添加額外的PHY來(lái)進(jìn)行擴展，芯片不同單元間以及不同芯片之間可以形成互聯(lián)。每個(gè)小芯片具有15個(gè)金屬層，模具本身僅為4.4毫米×6.2毫米（27.28mm）。除了雙芯片結構，在基本參數上，This還采用7nm工藝和CoWos（晶圓基底封裝，用于內建Cortex A72核心和6MiB三緩）。

臺積電采用的是Arm Cortex-A72內核，針對turbo頻率大于4GHz電壓操作特性，它為其配備了高性能單元（7.5T，3p + 3n）并定制設計1級高速緩存單元，這一模塊有兩個(gè)L2緩存塊，每個(gè)1MiB，這些是使用它們的高電流位單元實(shí)現的，并以半速運行。此外，還有一個(gè)大型的6MiB L3緩存，使用高密度位單元實(shí)現，并以四分之一速度運行。

數據顯示，在兩倍的時(shí)鐘速度下，芯片物理層運算速度為8GT/s。在互連寬度（ interconnect width）為320位時(shí)，兩個(gè)裸片之間的總帶寬為320 GB / s。在40μm的bump pitch 下，這實(shí)際上是我們在最近的芯片設計中看到的最激進(jìn)的間距之一，它還可以達到1.6 Tb / s /mm²的數據通量。在1.20的電壓下，Cortex內核可以達到4GHz，實(shí)測最高達到了4.2GHz（1.375V）。

臺積電稱(chēng)，這款芯片是為高性能計算平臺設計。綜合來(lái)看，其性能還是十分喜人的。

最后，記得關(guān)注微信公眾號：鎂客網(wǎng)（im2maker），更多干貨在等你！